sistemas de comércio Fpga
Obter através da App Store Leia esta publicação em nosso aplicativo!
Como os sistemas HFT são implementados no FPGA hoje em dia?
Lido sobre implementações diferentes de sistemas HFT em FPGAs.
A minha pergunta é, que parte dos sistemas HFT são implementados principalmente em FPGAs hoje em dia? Os FPGAs ainda são muito populares? É apenas o manipulador de feed implementado nos FPGAs? Como alguns desses sistemas descritos acima possuem apenas um manipulador de feed implementado no FPGA, porque a estratégia muda demais ou é muito difícil de implementar em FPGAs. Outros afirmam que também implementaram estratégias de negociação em FPGAs ou usando NIC de alto desempenho em vez de FPGAs para construir sistemas HFT. Eu li sobre abordagens diferentes, mas acho difícil de comparar, pois a maioria dos resultados são testados em diferentes conjuntos de entrada.
Aqui está uma maneira de pensar sobre isso: imagine que você pode fazer algo em um ASIC (ou seja, diretamente em hardware). No entanto, o processo de fabricação é em si caro, e você obtém um design que você não pode mudar depois. Os ASICs fazem sentido para tarefas predefinidas, como a mineração Bitcoin, algoritmos bem conhecidos de processamento de dados, etc.
Por outro lado, temos CPUs comuns (assim como CPUs e GPUs de coprocessador) que são de propósito geral, mas processam um pequeno (em termos de instruções simultâneas) conjunto de instruções a uma velocidade muito alta.
FPGAs são o meio termo. Eles são "emuladores de hardware" e, como tal, podem ser considerados 10x mais lentos que o hardware real, mas ainda são mais performantes para operações simultâneas do que as CPUs, desde que você possa utilizar o dado para espalhar sua lógica de acordo.
Alguns usos de FPGAs são:
Transcepção de vídeo (por exemplo, descodificação de vídeo em HD em TVs), bem como várias placas de aquisição de dados Análise de estrutura de dados fixa (análise Regex) Simulação de sistema discreto (por exemplo, simulando o resultado de um jogo de cartas) Muitas aplicações "corretamente incorporadas", como, por exemplo, em pesquisa aeroespacial ou científica.
O problema com FPGAs para quant usa é que não é tão bom para cálculos de ponto flutuante, especialmente porque as CPUs comuns já estão otimizadas para isso com coisas como o SIMD. No entanto, para qualquer estrutura de dados de ponto fixo ou de tamanho fixo, o design FPGA permite que você configure o dispositivo para fazer muito processamento ao mesmo tempo.
Algumas coisas feitas na negociação estão usando o FPGA para manipuladores de alimentação (analisando diretamente do fluxo de rede), bem como construindo certas partes da estrutura de negociação (por exemplo, livros de pedidos) em hardware para poder lidar com a estrutura de dados em rápida mudança sem carregando a CPU.
As FPGAs visam principalmente abordar a preocupação de processamento rápido de dados sem pagar os custos de propagação. Isto é particularmente em contraste com dispositivos como GPGPU (ou qualquer placa de residência PCI, como Xeon Phi), que pagam penalidades de desempenho para obter dados de / para o dispositivo. Dito isto, as opções DMA estão melhorando a este respeito, também.
FPGA são realmente nada mais do que os mesmos blocos de lógica repetidos repetidamente em todo o silício, com switches configuráveis para conectar os blocos de lógica juntos. Isso torna o FPGA muito bom - e rápido - em lidar com problemas repetitivos que podem ser descritos em um circuito de hardware que não muda durante a operação. E você pode ter literalmente milhares ou dezenas de milhares desses circuitos, todos funcionando em paralelo ao mesmo tempo, em apenas um FPGA.
A CPU, por outro lado, é baseada em ALU, que carrega instruções, carrega dados, opera nos dados, talvez armazena os resultados, e depois faz tudo de novo. Os processadores então são muito bons - e rápidos - em lidar com problemas que estão mudando continuamente - tanto em tamanho como em escopo e na alternância entre diferentes tarefas. A CPU ou o núcleo de hoje terá dezenas a centenas de ALU's com canais paralelos para dados e instruções, o que os torna muito rápidos em problemas complexos que podem ser trabalhados em paralelo.
Esses projetos tornam o FPGA mais rápido em problemas mais simples que podem ser atacados com uma vasta arquitetura paralela - como a condensação de múltiplos feeds de dados em menos de micro-segundo, de fio a fio, ou desencadear uma compra, venda ou cancelamento pré-calculados em um preço que corresponde a um padrão específico. As CPUs são mais rápidas em problemas mais complexos que exigem menor paralelismo, como o cálculo da cesta de compras, vendas e cancelamentos necessários para manter um portfólio ajustado ou integrando uma série de fontes de preços e notícias de idade e qualidade variáveis em indicadores comerciais usados por comerciantes e gerentes para decidir quais os ajustes que farão para o sistema de negociação.
Onde os FPGAs são usados em HFT depende muito da arquitetura de determinada loja. Eles são melhor utilizados executando tarefas simples, repetitivas e amplas e realizando-as rapidamente. As CPUs são uma faca suiça que pode fazer mais qualquer coisa, especialmente onde os requisitos estão mudando e as dimensões do problema não são totalmente compreendidas desde o início.
Sua pergunta realmente não faz muito sentido. É como perguntar o quanto da fiação na infra-estrutura comercial usa fibra ótica e quanto dela usa cobre. A melhor resposta que podemos dar a você é que uma FPGA não é uma bala mágica.
Esta é uma interpretação incorreta do white paper da Cisco. Há muito pouca sobreposição entre os casos de uso do tecido de troca e os de um FPGA.
Que parte dos sistemas HFT são implementados principalmente em FPGAs hoje em dia?
Atualmente, as FPGAs são freqüentemente usadas em nossas impressoras e decodificadores de TV.
Quero destacar o bloco de "processamento de sinal digital" (DSP) com ALUs. Os FPGAs de hoje têm centenas de blocos DSP programáveis - o maior que tem milhares.
Agora, de repente, você tem milhares de pequenos processadores à sua disposição, todos capazes de realizar cálculos em paralelo. Isso é muito superior ao paralelismo fornecido pelo Xeon Phi ou GPUs. Na verdade, se você estiver fazendo modelagem de preços de opções ou modelagem de risco estocástica no FPGA, você pode obter mais de 100 vezes o aumento no desempenho em comparação com as GPUs mais recentes e ainda mais em comparação com as últimas CPUs.
Junto com os blocos DSP, o outro fator importante neste ganho de desempenho é o cache de memória. O FPGA possui RAM distribuída embutida que é extremamente rápida, permitindo que a largura de banda de 100 TB / s seja alcançada no nível do datapath.
O uso de FPGAs de hoje para estratégias de algoritmos oferece um recurso de computação grande e massivamente concorrente que é capaz de dar um aumento de desempenho de 100 a 1000 vezes em comparação com GPUs ou CPUs. A principal advertência é que você teria que se tornar proficiente na escrita em Verilog ou VHDL :)
Sanjay Shah CTO Nanospeed.
Uma variedade de processadores poderosos e de vários núcleos estão começando a entrar no espaço de aceleração de hardware que anteriormente era completamente "de propriedade" por FPGAs. Empresas como a Tilera, a Adapteva e a Coherent Logix fornecem todos esses processadores aqui nos EUA, e a Enyx da França também faz incursões.
A verdadeira medida de eficácia desses processadores massivamente paralelos reside na maturidade de suas ferramentas de software. É aí que o potencial usuário deve concentrar sua atenção. Ninguém quer programar ou depurar dezenas ou centenas de núcleos usando técnicas manuais. Claro, é evidente que a largura de banda de E / S é tão importante.
Na minha experiência pessoal neste espaço, vejo a adoção pelos clientes dos processadores Coherent Logix como co-processadores ou aceleradores de hardware para aceleração de linguagem em linguagem C. Ao desfrutar do ciclo de design rápido de um ambiente baseado em C, alguns programadores podem ajustar o código para o conteúdo de seus corações e não se preocupar com a codificação HDL dispendiosa e de tempo intensivo para FPGAs.
O particionamento ideal é que as FPGAs façam o que melhor fazem - operações repetitivas corrigidas - e os processadores de vários núcleos fazem o que melhor fazem: acelerar a produtividade e a velocidade de execução dos desenvolvedores.
John Irza, Gerente de Desenvolvimento de Negócios, Coherent Logix, Inc.
Quase todas as lojas HFT usam a arquitetura FPGA. Esses dispositivos precisam ser substituídos com freqüência, pois são rapidamente superados pelas últimas melhorias em velocidade, pipelines, paralelismo, etc. A menos que você esteja pronto para investir US $ 2 milhões por ano, descubra outra estratégia. Muitas pessoas estão fazendo movimentos de preços diários com caneta e papel estão fazendo bilhões em Omaha, NB.
FPGA de Wall Street.
baixa latência, alto débito.
Por Terry Stratoudakis & # 8211; Wall Street FPGA, LLC & # 8211; New York City & # 8211; Março de 2011.
Este artigo apresenta um Sistema de Cancelamento de Ordem FIX Acelerado de Hardware. O mecanismo FIX de fonte aberta, QuickFIX é acelerado usando a tecnologia Field Programmable Gate Array (FPGA). A aceleração é realizada por uma placa de rede baseada em FPGA otimizada para QuickFIX. FIX 4.2 As mensagens Cancelar pedido são geradas inteiramente dentro do FPGA. A latência do gatilho Cancelar ordem para quando o primeiro byte está no fio é de 314 nanosegundos. A latência do gatilho de cancelamento de ordem para quando a primeira mensagem de Cancelamento de ordem FIX é inteiramente no fio é de 1.874 nanosegundos.
Introdução.
A maioria das negociações é cada vez mais feita eletronicamente usando computadores; veja a Figura 1. Os períodos de negociação máxima fornecem entre as melhores oportunidades comerciais para lucros, mas também apresentam o maior risco de perdas potenciais. Durante os períodos de pico de negociação, os dados de mercado que os sistemas de comércio devem consumir e processar surtos até o ponto em que os sistemas de negociação diminuem a velocidade e tornam-se ineficazes.
Figura 1 - Aggregate One Minute Peak Messages por segundo.
A Alta Frequência de Negociação (HFT) está impactando a dinâmica do mercado e gerou debates interessantes. Para alguns, HFT é um termo relativo. O que é chamado de HFT hoje pode ser a forma comum de negociação no futuro. E se uma empresa se engaja ou não na HFT, eles certamente precisarão proteger seus recursos de eventos como o & # 8220; Flash Crash & # 8221; de 6 de maio de 2010. É possível que uma empresa comercial usando um sistema de Cancelamento de Pedidos baseado em FPGA pudesse ter abandonado o mercado mais rapidamente do que qualquer outra empresa comercial - reduzindo assim as perdas em dias como esse; veja a Figura 2 abaixo.
Figura 2 - Dow Jones Industrial Average em 6 de maio de 2010 (& # 8220; Flash Crash & # 8221;)
Protocolo FIX.
As empresas financeiras comunicam o mercado e comercializam dados através de padrões de mensagens, como o protocolo FIX. O Protocolo de troca de informações financeiras (FIX) é um padrão de mensagens para a troca eletrônica em tempo real de transações de títulos. O padrão FIX é gerenciado pelo FIX Protocol Limited (FPL), um organismo internacional de padrões sem fins lucrativos com membros de todos os aspectos do setor de serviços financeiros.
O software conhecido como FIX Engines é usado para processar e gerar mensagens FIX. QuickFIX é o mecanismo FIX de código aberto de facto. QuickFIX, bem como comercial e # 8220; fonte fechada e # 8221; Os motores FIX são utilizados por empresas financeiras.
As empresas financeiras estão se voltando para a tecnologia de computação de alto desempenho (HPC) para fornecer essa vantagem extra sobre seus concorrentes. Todo o nível de software é otimizado, e nos últimos anos, as empresas estão otimizando o hardware de seus sistemas comerciais através do uso de hardware reconfigurável.
FPGAs: Hardware Reconfigurável.
O hardware reconfigurável, como a tecnologia Field Programmable Gate Array (FPGA), é usado para otimizar os sistemas de negociação no nível da rede. FPGAs podem ajudar na geração e processamento de dados de rede, descarregando assim determinadas tarefas do software de um sistema. O uso mais comum de FPGAs em finanças é Market Data Handling. FPGAs podem ter até 1000 núcleos para processar dados em paralelo e não têm o jitter introduzido pelos sistemas operacionais e a busca de instruções.
Um FPGA é programado usando um Idioma de Descrição de Hardware (HDL), como Verilog ou VHDL. Nem todos os algoritmos podem ser implementados em um FPGA. Isto é em parte devido à natureza dos FPGAs como uma tecnologia e também devido ao aspecto de baixo nível do HDL. O HDL requer mais conhecimento do hardware do destino do que a programação tradicional, como C ou C ++. A codificação HDL pode resultar em tempos de desenvolvimento de 3 a 5 vezes mais se o algoritmo pode mesmo ser implementado em um FPGA. Esses idiomas são difíceis de aprender e resultam em arquivos de código-fonte muito longos que muitas vezes realizam muito pouco com muito esforço. Por exemplo, o código VHDL para calcular a raiz quadrada de um número pode levar de 117 linhas para 396 linhas de código.
O protocolo FIX é baseado em string, emprestando-se a grandes benefícios de um FPGA. As funções de String estão entre as menos eficientes em uma CPU.
Plataforma tecnológica.
As tecnologias utilizadas neste sistema são PXI, FlexRIO e LabVIEW FPGA.
PXI (PCI eXtensions for Instrumentation) é um barramento de computador aberto e padronizado usando o formato CompactPCI. O PXI é baseado no barramento PCI com sincronização e sincronização integrada que é usada para encaminhar relógios e disparadores internamente. A PXI foi desenvolvida em 1997 e lançada em 1998. Hoje, a PXI é governada pela PXI Systems Alliance (PXISA), um grupo de mais de 70 empresas fretadas para promover o padrão PXI, garantir interoperabilidade e manter a especificação PXI. A PXISA também é responsável pelo bus PXI Express, que é baseado no bus de computador PCI Express encontrado em computadores mais novos.
Os sistemas PXI são compostos por três componentes básicos & # 8212; chassi, controlador e módulos periféricos. Por exemplo, um chassi montável em rack de 19 slots de 19 polegadas contém um controlador e 17 módulos de slot único. O controlador contém componentes de tamanho de laptop para compactação e pode executar o Windows, Linux e vários sistemas operacionais em tempo real. Existem módulos de 3U e 6U.
Como a PXI é baseada em tecnologias padrão de PC, como o Windows e o barramento PCI, a integração de um sistema PXI a esses sistemas é semelhante à integração desses sistemas com um PC. A PXI também oferece suporte a uma ampla gama de produtos Compact PCI, pois ambos são baseados no mesmo fator de forma.
O bus PXI combina o ônibus PCI de alta velocidade com sincronização e sincronização. O bus de disparo PXI consiste em 8 linhas de barramento de gatilho compartilhadas, um gatilho de estrela de baixa inclinação e um relógio comum de referência do sistema de 10 MHz. Usando esses recursos de sincronização, pode-se passar disparador, relógio e outros sinais entre os módulos PXI para fazer as medidas precisas e de alto desempenho.
O FlexRIO é uma plataforma de hardware reconfiguravel baseada em PXI e PXI Express desenvolvida pela National Instruments. Possui duas partes: módulos de matriz de porta programável de campo FlexRIO (FPGA) e módulos de adaptador FlexRIO. Juntos, eles formam um sistema de hardware de alto desempenho e reconfiguravel programável com software LabVIEW FPGA e sem conhecimentos de design de Hardware Description Language (HDL).
Módulos NI FlexRIO FPGA.
Os módulos FlexRIO FPGA utilizam um FPGA Virtex-5 com até 512 MB de DRAM DDR2 a bordo. Os módulos FlexRIO FPGA vêm nos formatos PXI e PXI Express e na interface para módulos adaptadores FlexRIO que fornecem E / S para o FPGA. Os módulos PXI FlexRIO possuem três (3) canais DMA para transmissão de dados de alta velocidade, enquanto os módulos PJA Flex200 de PXI possuem dezesseis (16) canais DMA. Veja a Figura 3.
A interface do módulo adaptador consiste em 132 linhas de E / S digitais de uso geral diretamente conectadas a pinos FPGA, além da potência, cronograma e circuitos suplementares necessários para definir a interface. Essas 132 linhas podem ser configuradas para operação de uma única extremidade a taxas de até 400 Mbits / s e operação diferencial a taxas de até 1 Gbit / s para uma largura de banda máxima de E / S de 66 Gbits / s (8,25 GB / s) . Todas as linhas são encaminhadas com impedância controlada, traços de comprimento combinado e os pares diferenciais são encaminhados.
O streaming de dados Peer-to-Peer é exclusivo dos módulos PXI Express NI FlexRIO FPGA. Isso permite que os bancos de até quatro (4) cartões PXI Express NI FlexRIO FPGA se comunicem de forma determinística entre si. Eles são capazes de transmitir dados entre módulos a taxas acima de 800 MB / s e latências de não mais de 10 microssegundos, pois os dados não são encaminhados através do chipset host. São suportados até 16 desses fluxos, simplificando esquemas complexos de comunicação multi-FPGA sem tributar os recursos da CPU do host.
Os cartões FlexRIO possuem RTSI, ou Real Time Signal Integration, que permite que as cartas sejam sincronizadas usando o barramento PXI. Os dispositivos habilitados para RTSI podem se comunicar diretamente em uma conexão elétrica de baixa latência.
Os módulos NI FlexRIO FPGA são acessíveis pelos sistemas operacionais Windows, Linux, PharLap e VxWorks através dos drivers NI RIO; A versão 3.5.1 dos drivers RIO foi usada para esta aplicação.
Figura 3 - Módulo FlexRIO FPGA.
FlexRIO Adapter Modules.
Os módulos adaptadores FlexRIO da National Instruments e terceiros interagem com os módulos FlexRIO FPGA através de um conector de bordo de cartão que encaminha os sinais FPGA necessários para o módulo adaptador. Os módulos adaptadores personalizados podem ser desenvolvidos com o kit de desenvolvimento de módulos de adaptador NI FlexRIO (MDK).
O Kit de Desenvolvimento do Módulo de Adaptador FlexRIO (MDK) pode ser usado para criar E / S personalizados para atender às necessidades exatas da aplicação. O conector de borda do cartão FlexRIO oferece acesso direto aos pinos de E / S digitais brutos do FPGA. Cada pino é capaz de taxas de sinalização diferencial de baixa tensão (LVDS) de até 1 Gb / s e taxas de ponta única até 400 Mb / s. Os módulos do adaptador são intercambiáveis e definem as E / S disponíveis no ambiente de programação LabVIEW FPGA.
Neste documento, o Adaptador Gigabit Gigabit Prevas Mimas é usado, veja a Figura 4 abaixo.
Figura 4 - Prevas Mimas conectado ao Módulo NI FlexRIO.
LabVIEW FPGA.
FPGAs são programáveis em campo, que economiza em custos de desenvolvimento e modificação. Antes de FPGAs, a lógica personalizada exigia um projeto esquemático que levava a Transferência de Nível de Registro (RTL). RTL que foi substituído por Verilog e VHDL. O aumento da capacidade de FPGA requer um maior nível de abstração. Na última década, a indústria desenvolveu HDL de alto nível. Isso permite que algoritmos mais complexos sejam implementados de forma mais oportuna.
National Instruments & # 8217; A plataforma FPVP do LabVIEW fornece uma abordagem gráfica para o desenvolvimento de lógica para um FPGA. Algoritmos financeiros complexos podem ser programados para FPGAs sem conhecimento aprofundado de design digital ou ferramentas complexas de Automação de Design Eletrônico (EDA). O LabVIEW é perfeitamente adequado para a programação FPGA porque fornece uma descrição intuitiva do paralelismo inerente que os FPGAs fornecem. Usando um alto nível, o ambiente de desenvolvimento gráfico (veja a Figura 5) do LabVIEW FPGA reduz o tempo de desenvolvimento sem comprometer os ganhos de desempenho de usar um FPGA.
Figura 5 - Diagrama de bloco de amostra LabVIEW FPGA.
Sob o capô, o módulo LabVIEW FPGA usa técnicas de geração de código para sintetizar o ambiente de desenvolvimento gráfico para hardware FPGA que, em última instância, executa as ferramentas de síntese FPGA. Os ciclos temporizados de ciclo único (SCTL) no LabVIEW FPGA fornecem um nível de determinismo garantido para executar dentro de um período de tempo especificado de pelo menos 40 MHz. Neste artigo, utilizou-se um SCTL a 125 MHz.
O hardware personalizado pode ser usado para criar rotinas únicas de temporização e desencadeamento, controle de ultra alta velocidade, interface para protocolos digitais e aplicativos que exigem confiabilidade de hardware de alta velocidade e determinismo apertado. Neste trabalho, o LabVIEW FPGA é usado para criar um sistema baseado em hardware com conhecimento do protocolo.
Um corretor está conectado a uma troca. As mensagens comerciais entre o corretor e a troca usam o formato de protocolo FIX. O corretor envia ordens que a troca procura combinar. Todas as encomendas do corretor estão abertas até que uma ordem correspondente entre na troca. As ordens correspondentes são enviadas de volta ao corretor como executado. Em algum momento, o corretor-negociante detecta um & # 8220; evento & # 8221; resultando em sua necessidade de cancelar todas as ordens abertas. Assume-se que o evento detectado é aquele que fará com que muitos outros corretores desejem cancelar suas ordens abertas ao mesmo tempo, de modo que o tempo seria essencial e aqueles que cancelarem primeiro reduzirão suas perdas potenciais. Veja a Figura 6 abaixo.
Implementação.
Isso foi implementado usando dois computadores conectados diretamente através de um cabo Ethernet cruzado. Eles se comunicam usando o FIX 4.2 executando TCP / IP em 1 Gigabit / segundo. Ambos os computadores estão executando o Microsoft Windows XP em processadores Intel x86. Um computador representa o corretor-negociante e o outro o Exchange. O Broker-Dealer envia ao Exchange várias ordens de compra ou venda de tal forma que não executam. Após a detecção de um gatilho, o Broker-Dealer envia as mensagens de Cancelamento de Ordem FIX para todas as ordens abertas. Veja a Figura 7.
Computador comerciante-negociante.
O computador Broker-Dealer é composto de um computador conectado a um chassi PXI PXI-1033 de 5 PXI com controlador MXI-Express integrado. Duas placas PXI estão conectadas ao chassi PXI; um cartão FPGA FlexRIO PXI-7953 com um FPGA Xilinx Virtex-5 LX85 e um cartão NIQ PXI-6070E NI. O cartão FlexRIO possui um Adaptador Ethernet Gigabit Prevas Mimas que possui dois conectores RJ-45. O adaptador FlexRIO e Prevas Mimas se combina para funcionar como a placa de interface de rede (NIC) do computador Broker-Dealer. Todo o tráfego de rede passa pelo cartão FlexRIO e uma das portas do adaptador Prevas Mimas Dual Gigabit (a outra porta não está utilizada para esta aplicação).
O adaptador Prevas Mimas possui um & # 8216; PHY & # 8217; chip que converte sinais elétricos de entrada em um cabo RJ-45 para quadros Ethernet e vice-versa. Os quadros Ethernet entram no FPGA Xilinx Virtex-5 LX85 na forma de bytes (U8).
Em condições normais, o cartão FlexRIO FPGA permite que os dados da moldura Ethernet da camada 2 saia através do adaptador Prevas Mimas e passando no bus PXI para que seja acessível por programas que interagem com os drivers NI RIO.
O QuickFIX normalmente se interage com as funções do Winsock que interagem com o Windows & # 8217; pilha TCP / IP de fonte fechada. Sendo uma fonte fechada, ele não pode interagir com os drivers RIO e, portanto, o lwip, uma pilha TCP / IP de código aberto, foi selecionado. Todas as chamadas do QuickFIX & # 8217; Winsock foram modificadas para chamar a pilha TCP / IP lwip que, por sua vez, foi modificada para interface com os drivers RIO.
O cartão de aquisição de dados NI PXI-6070E foi usado para receber e transferir o gatilho Cancelar pedidos. Uma das linhas PXI RTSI foi utilizada para estabelecer uma conexão elétrica direta entre este e o cartão FlexRIO FPGA. Um botão externo foi conectado a uma das entradas digitais do cartão DAQ e # 8217; de modo que, quando pressionado, um sinal digital seria lido pelo FPGA. Isso é lido apenas em hardware sem interação pelo computador ou o software.
Computador de troca.
O computador do Exchange é composto de outro computador executando uma versão não modificada do QuickFIX em execução no modo servidor. A interface de rede é feita através da porta Gigabit Ethernet nativa. Sua função é manter um pedido aberto até que um correspondente chegue ou a ordem seja cancelada.
Vários pedidos não correspondentes são inseridos no programa QuickFIX do Broker-Dealer & # 8217 ;. Ele os envia para o computador do Exchange, que os mantém como pedidos abertos. O programa QuickFIX do Broker-Dealer & # 8217; mantém uma lista de suas próprias ordens abertas. Sempre que algum aspecto das ordens abertas muda no Broker-Dealer, o FPGA recebe uma cópia das informações de cancelamento para cada ordem aberta. Abaixo está uma mensagem FIX 4.2 Order Single (tag 35 = D) em hexadecimal offset e somente os caracteres legíveis.
Abaixo está uma amostra da mensagem FIX 4.2 ORDER CANCEL REQUEST (tag 35 = F) em hexadecimal offset e somente os caracteres legíveis.
Pressionar o botão conectado ao cartão PQX-6070E DAQ gera um gatilho Cancelar Pedidos, o que faz com que o FPGA gere uma mensagem de Cancelamento de Ordem FIX para cada uma das ordens abertas. A (s) mensagem (s) FIX são então injetadas na sessão TCP ao vivo que já existe entre as máquinas Broker-Dealer e Exchange. O computador do Exchange recebe as mensagens de Cancelamento de Ordem FIX, sem perceber que essas mensagens foram criadas pelo FPGA [e não pela QuickFIX no computador Broker-Dealer] que cancela todas as ordens referenciadas como se o corretor-negociante instruiu-o a fazê-lo.
Para todo o tráfego FIX normal, o aplicativo QuickFIX lida com a criação de cada mensagem FIX, enquanto a pilha TCP / IP do software lida com a criação de segmentos TCP e pacotes IP. Na situação em que um evento Trigger acaba de ocorrer, o FPGA lida com todas as tarefas do QuickFIX e do software TCP / IP, gerando a (s) mensagem (s) FIX, segmentos TCP e pacotes IP. À medida que a carga final está sendo transferida para o PHY, o quadro Ethernet e CRC também são calculados pelo FPGA.
Conclusão.
A tecnologia field gate programável (FPGA) foi estabelecida para dados de mercado e agora está encontrando aplicativos como a geração de mensagens comerciais. O volume de negócios e os aumentos de dados superam a tecnologia do sistema de negociação. As empresas financeiras procuram otimizar todos os aspectos do sistema comercial. Até recentemente, o software foi o foco das otimizações.
A otimização de hardware fornece a atração de criar o "sistema de negociação mais rápido e determinista do mundo" # 8201; e é a última fronteira da personalização. Isso não é sem custo, pois um sistema otimizado de hardware completamente personalizado pode facilmente se tornar um jogo de soma zero.
Usando as placas FPGA da prateleira e um Idioma de descrição de hardware de alto nível (HDL), como o LabVIEW FPGA, pode-se desenvolver um sistema de negociação acelerado por hardware com riscos e custos gerenciados. O PXI é uma plataforma para soluções baseadas em FPGA que podem integrar timestamps IEEE-1588v2 (2008) a partir de uma fonte de tempo GPS e medições de latência. As placas FPGA PXI Express podem se comunicar eficientemente entre si [sem a CPU do host] usando Streaming de dados Peer-to-Peer para fornecer sistemas de negociação multi-FPGA.
As empresas financeiras agora podem otimizar software e hardware de seus sistemas de negociação para proporcionar maior diferenciação e aumentar sua competitividade.
Sobre a Wall Street FPGA, LLC.
Wall Street FPGA, LLC (WallStreetFPGA) é uma empresa de tecnologia financeira de boutique baseada em Nova York que oferece soluções de negociação e análise financeira aceleradas, de baixa latência e de alto débito. Wall Street FPGA, LLC combina conhecimento de mercados de capitais e tecnologia disruptiva. Para mais informações e agendar uma demonstração, entre em contato com Terry Stratoudakis: terryWallStreetFPGA ou +1 (347) 228-7379. Wall Street FPGA, LLC é um membro do FIX Protocol Limited.
O autor.
Terry Stratoudakis.
Terry Stratoudakis, P. E. tem mais de doze anos de experiência em automação. Ele é especialista em aceleração de hardware usando FPGAs para métodos de Monte Carlo, matemática de matriz complexa / real e correspondência de padrões para uso em várias indústrias. Os projetos atuais incluem aceleração de hardware de sistemas de negociação, análise de dados de mercado e entrada de pedidos, bem como sistemas de medição de baixa latência.
Terry atua como Diretor Executivo da Wall Street FPGA, LLC. Terry é o co-fundador da ALE System Integration, um parceiro certificado da National Instruments. Trabalhou na Underwriters Laboratories (UL) que criou sistemas automatizados para testes de segurança de produtos; os sistemas interagiram com sistemas empresariais, bem como com uma ampla gama de equipamentos. Ele ensinou instrumentação como Assistente Adjunto Professor no New York City College of Technology.
Terry é mestre em Ciências e Bacharel em Ciências em Engenharia Elétrica pela Polytechnic University, localizado no Brooklyn, Nova York (NYU-Poly). Ele é um engenheiro profissional licenciado do estado de Nova York e um arquiteto LabVIEW certificado pela National Instruments e instrutor profissional certificado. Terry é membro da IEEE Long Island Consultants Network e Instrumentation & amp; Sociedade de Medição. Ele é membro do Comité Técnico Global (GTC), Grupo de Trabalho de Negociação de Alta Frequência e Grupo de Trabalho de Latência Inter-Party do FIX Protocol Limited (FPL).
FPGAs em negociação de alta freqüência.
Em 2009, fiz uma apresentação sobre o porquê as empresas precisavam usar FPGAs em suas negociações de alta freqüência:
1. Pare de competir na corrida de armamentos.
Os ganhos por terem terminado o jogo acabaram. O hardware avançará mais rapidamente do que você pode desenvolver estratégias para executá-lo. Não concorde na corrida de armamentos, a menos que você possa comprar Xilinx ou Altera.
2. Pare de focar na velocidade de execução.
Tentando obter a sua encomenda mais rápido do que qualquer outra pessoa é um jogo lotado. Encontre estratégias inteligentes em vez de estratégias rápidas e estúpidas. Use FPGAs para o que eles são bons: rápido cruzamento de números paralelos. Concentre-se em processar dados do mercado para encontrar oportunidades de comércio, e não em protocolos de trituração para economizar 2 microssegundos.
3. Aproveite o hardware existente.
Não desperdice seu tempo desenvolvendo seu próprio hardware personalizado. O tipo de hardware usado na negociação de alta freqüência custa muito dinheiro para desenvolver e envolve muito risco (ironicamente). Mas o principal problema é o tempo de execução do desenvolvimento, o que significa que, no momento em que você pode negociar, você pode comprar outra coisa que é mais barata e mais rápida.
4. Use mais dados.
Os próximos lucros virão das plataformas de negociação FPGA que processam fluxos de dados provenientes de todos os lugares e tudo. Traga os dados de uma infinidade de fontes que ainda não estão sendo analisadas e encontram as intercorrelações que só podem ser exploradas pela velocidade de um FPGA.
Jeff é apaixonado por FPGAs, SoCs e computação de alto desempenho e está escrevendo o blog do FPGA Developer desde 2008. Como o proprietário da Opsero, ele lidera uma pequena equipe de todas as estrelas da FPGA, oferecendo empresas de start-up e tecnologia com design FPGA capacidade que eles podem recorrer quando necessário.
Jeff, eu tenho trabalhado na HFT por algum tempo agora, mas ainda é novo no FPGA & # 8217; s.
Eu posso obter um kit FPGA para uso pessoal para desenvolver e testar minhas estratégias comerciais? Quais são seus pensamentos sobre GPU versus FPGA & # 8217; s para HFT?
FPGA's - Parallel Perfection?
Publicado em Automated Trader Magazine Edição 02 de julho de 2006.
FPGAs (Field Programmable Gate Arrays) pode não ser uma nova tecnologia, mas à medida que a corrida de dados cruciais no comércio automatizado / algorítmico continua a se intensificar, eles poderiam ser uma idéia cujo tempo finalmente chegou? AT fala com Alistair MacArthur, Engenheiro de Pesquisa Sênior da Celoxica, que discute a tecnologia FPGA atual e descreve seu potencial para tarefas, como a análise de feeds de notícias algorítmicas.
Qual é a idade dos FPGAs como conceito de tecnologia?
Mais de vinte anos. O conceito original foi desenvolvido por dois dos fundadores da Xilinx - Ross Freeman e Bernie Vonderschmitt - em cerca de 1984. A idéia de Ross Freeman era que, ao invés de usar um processador genérico e software de escrita para executá-lo, poderia personalizar chips eletrônicos para executar especificações tarefas, programando-as diretamente. Na verdade, os cálculos do programa seriam implementados em hardware e não em software. O nome genérico para este tipo de chip é um Dispositivo Lógico Programável (PLD), com FPGAs sendo um subconjunto desses.
Então, o que um chip FPGA realmente consista?
É essencialmente uma forma complexa de memória de acesso aleatório estático (SRAM - um tipo de memória muito rápido comumente usado no cache de chips em processadores de computadores convencionais). Embora os FPGAs modernos possam conter uma série de componentes adicionais, os três componentes principais são registradores, geradores de funções (também conhecidos como tabelas de pesquisa ou LUTS) e o relógio FPGA.
Cada gerador de funções contém um conjunto de portas lógicas1. Geralmente é apresentado de forma que tenha quatro entradas, uma saída e uma porta de configuração através das quais as portas lógicas estão configuradas.
The basic concept of operation is that each function generator can be configured to produce a particular output for a given set of inputs. This can be thought of as a truth table. For instance a 4-input function generator could perform a 2 bit binary match.
Registers are essentially single storage "cells" each capable of storing one bit (either a 0 or a 1) of data. However, just as the logic gates in a function generator can be configured by a programmer, the registers can be similarly aggregated into larger sections of memory, such as 8, 32 or 64 bits.
The FPGA clock controls the number of times per second that each function generator and register can receive input and generate output. The fastest production FPGAs currently run between 200 and 400MHz, so each function generator and register can therefore theoretically process input/output between 200m and 400m times per second.
Xilinx Virtex 5 FPGA Chip Family.
Plenty of standard computer processors have far faster clocks than that, so where would be the performance advantage in using an FPGA?
The important difference is that a single conventional CPU can only process a single instruction per clock cycle. By contrast, an FPGA can be configured as multiple virtual processors capable of functioning in parallel. Some large FPGAs may contain millions of function generators and registers, so the configuration for a simple processing task such as matching a short text string could result in an FPGA yielding tens of thousands of virtual processors. A configuration such as this will therefore quickly outweigh a clock speed disadvantage multiple of ten or fifteen.
The other point to bear in mind is that FPGAs can bypass a lot of other system latency. With a conventional processor you might be receiving the news feed you are processing via a TCP socket onto an Ethernet chip, but that then has to go through a MAC layer, then a North Bridge chip, then onto the processor main bus, then an interrupt has be flagged, then all the data has to be transferred into the user space. All these things can of course be done very quickly but there are nonetheless a lot of steps to go through that do not apply to FPGAs.
Por que não? Is this a function of how FPGAs are connected to a system?
That has a lot to do with it, yes. In a production environment that encompasses algorithmic/automated trading activity, FPGAs are most likely to be found on PCI or PCI-X cards, with the cards being fitted with FPGAs from Xilinx and Altera. A more recent innovation has been to place the FPGA on a co-processor module that plugs directly into the computer motherboard. (These modules are produced by companies such as DRC Computer and can only be used on multiprocessor AMD motherboards that support HyperTransport technology.)
If an FPGA is mounted on a PCI card then the primary bottleneck will be the speed of the PCI connection. However, the advent of the PCI-X standard - with transfer rates of up to 4.26 GB/sec (PCI-X 533) - is making this much less of an issue. Furthermore, FPGAs that are mounted on a PCI card can also be fed data directly from an Ethernet socket mounted on the backplane of the card, completely bypassing the PCI bus.
Co-processor mounted FPGAs have an even faster access channel - with version 3.0 of the HyperTransport specification making transfer rates of up to 41.6 GB/sec possible. A fairly typical configuration here would be to use a dual processor AMD motherboard, with a conventional CPU processor mounted in one socket and a FPGA coprocessor mounted in the other. An additional advantage of this approach is that the FPGA co-processor has.
direct access to the main system memory. Therefore, when testing news based algorithms, large news databases and any search terms can be loaded directly into main memory and accessed extremely quickly from there by the FPGA co-processor.
DRC Processor.
What does this mean in practical terms?
Well, as we have seen with developments such as Dow Jones Newswires' announcement of their News and Archives for Algorithmic Applications, text processing is rapidly gaining in importance in algorithmic trading. While we may not as yet have reached the point where models will trade off the news wires alone, there is nevertheless a lot of work currently being undertaken on incorporating news flow into algorithmic models. The parallelism of FPGAs is perfectly suited to very high speed text parsing required for this approach, where you may be screening multiple news feeds for a huge number of keyword combinations relating to perhaps thousands of securities.
Tackling this scale of computing task using conventional computer processors would be relatively inefficient and would almost certainly require multiple processors if it was to be accomplished in a timely manner. While the availability of dual core processors obviously helps, one would still be looking at sizeable investment in hardware to achieve a similar level of parallel execution - and a larger electricity bill.
Clustering or grid technology could be used in order to access idle capacity, but this then raises questions of bandwidth overhead and communications synchronisation. Furthermore, an additional central server would be required in order to load balance and distribute the jobs across the other processors. Ultimately, if evaluating multiple regular expressions2 (such as in news processing for algorithmic trading), using conventional processors is akin to using a rather inefficient sledge hammer to crack a nut.
". an FPGA can be configured as multiple.
virtual processors capable of functioning.
How do the technologies compare as the complexity of the expressions being evaluated increases? For example, does searching a news feed for multiple regular expressions result in a significant performance hit for either FPGAs or general purpose CPUs?
There is a very significant difference. As the number of regular expressions being evaluated increases, conventional CPU performance deteriorates appreciably in relation to that of an FPGA. While the precise figures will obviously depend upon individual circumstances, it is a reasonable approximation to say that by the time you are evaluating just fifty regular expressions a conventional CPU will have an execution time more than 100 times that of a comparable FPGA.
Altera Stratix II GX.
So why have FPGAs achieved so little penetration in financial markets to date?
It is only recently that FPGAs have become an efficient and affordable alternative to raw CPU power. With the advent of PCI-X and HyperTransport, the communications bottleneck has been overcome and with C-based software programming tools for FPGAs maturing, developers can program hardware in a familiar C-based environment.
Additionally, I think people have tended to stick with conventional computing technology for a number of reasons: one of the main reasons is comfort - people naturally prefer to stay with the technology they already know. It is perceived as less risky both for the organisation and for them personally in career terms. That applies to both business and technology roles, so a business line manager trying to evangelise FPGAs is likely to meet resistance from an IT department that may not understand the technology and in a sense feel threatened by it. (That is one reason FPGAs still tend to be seen as a "disruptive technology".)
The other problem for many people who might be prepared to use FPGAs is that many of the companies that provide services in the space are relatively new and/or small. They are therefore seen as a higher risk as suppliers - especially when compared to long-established industry names selling conventional technology.
Are there any significant market participants using FPGAs?
Yes - some participants are engaging with us to leverage the parallel processing capabilities of FPGAs for iterative processes that can benefit from parallelism. For example, we are dealing with a number of major investment banks that are using FPGAs for Monte Carlo simulations as part of their risk management processes.
The performance gains that are possible when using FPGAs for this type of problem can be substantial. For example, we have just completed a prototype implementation of an option pricing model for one investment bank that runs 400 times faster on an FPGA than it did on conventional processors - as well as consuming less significantly less power.
How would an FPGA perform a text search as part of an algorithmic model?
As I mentioned earlier, each pair of inputs to an FPGA function generator is capable of comparing two bits. ASCII codes for letters of the alphabet consist of eight bits - for example, the capital letter "A" is represented in binary as 01000001. Therefore, as an extremely simple example, if you wanted to check a news stream for the presence of the letter "A" you would need to use four function generators (eight pairs of inputs) connected to a further single function generator. You would also need sixteen one bit registers to buffer (store short term) the incoming data from the news feeds and the desired search value "A" that you had input. (Eight bits for the ASCII code for each incoming letter from the news feed and eight for the ASCII code for the search string "A").
Figure 1 is a schematic illustration of this, with the registers shown in pink, the first phase function generators in blue and the second phase function generator in green. The black arrows and lines represent the input path for the search string "A" and the numbers in boxes to the left of the registers represent (from top to bottom) the binary ASCII code for "A" (01000001). The ASCII binary code for each bit of each character in the news feed would be applied in the same corresponding order to the red arrows/lines.
If, as illustrated in Figure 1, both of these red inputs to a function generator match the corresponding black inputs (the search string bits) then the generator will output a 1 (the output connection is the blue line on the RHS of the generator). This output is fed to the second phase function generator along with the output from all the other first phase generators. If all four inputs to the second phase generator are "1" then it will also output a "1" (green line at RHS) indicating that the letter "A" has been found in the text stream.
This is obviously a very trivial example, but the basic concept can be scaled up to accommodate far more complex searches involving multiple words that must be within a certain distance of each other. If this condition was met, the information could then be passed to the algorithmic model in order to trigger a certain action, such as the suspension of trading or the resizing of position slices.
"The parallelism of FPGAs is perfectly suited.
to the very high speed text parsing required.
in situations where you are screening.
multiple news feeds for a huge number of.
keyword combinations relating to perhaps.
thousands of securities."
You have already outlined some of the reasons for slow FPGA take-up in financial markets, but this still sounds rather too good to be true. Is there a significant cost hurdle to FPGAs?
The hardware, especially when viewed in terms of its processing cost per dollar, isn't particularly expensive. At the entry level, external USB-connected FPGA boards start at around $1000, while a top of the range PCI-X based FPGA board might cost $10,000. Obviously in both cases you would still have to factor in the cost of a relatively lowly specified computer to which the FPGA board would be connected.
However, when you consider that reasonably-specified brand name four processor Opteron servers start at around $9000, the relative costs still favour the FPGA. Even a mid range FPGA, at around $5000, will display substantially higher performance on the sort of text processing we have been discussing than a four processor conventional server. The coprocessor alternative is also competitive - for example, DRC Computer's modules start at about $4500, but this will probably fall over time (as volumes increase) to nearer $3000.
Celoxica HTX FPGA PCI Board.
The software design environment can be a cost hurdle. Programming toolkits for FPGAs usually start in the $40- 50,000 range. While that sounds a lot, they are typically bought by electronics companies, such as mobile phone manufacturers, who can amortise that cost across potentially hundreds of thousands of units. Similarly, for a broker dealer developing multiple algorithms for its own or its customers' use this might not be a major barrier, but for entities such as smaller hedge funds it would be. The advantage today is that C-based design tools have slashed hardware design time and these efficiencies equate directly to saved man-months of effort and design-cost savings. To date, nobody appears to be developing inexpensive off the shelf FPGA tools for text string searching and other tasks related to algorithm development and trading. Most efforts in this space are still focused on accelerating financial software relating to risk or option models, though this should change as the opportunities FPGAs offer in automated/algorithmic trading become more widely appreciated.
Adicione sua empresa ao AlgoWorld.
Popular Items.
Direitos autorais e cópia; Automated Trader Ltd 2018 - Strategies | Compliance | Tecnologia.
High Frequency Trading Solutions.
High-Frequency Trading (HFT) also known as Algorithmic Trading has become an important function within global financial markets. Trading volumes are on the rise and HFT is the largest contributor. Speed is the most important differentiator in HFT. Therefore, it is critical to establish the lowest possible latency between processing environments.
The demand for low-latency trading servers has increased tremendously since the advent of algorithmic trading. A competitive edge is now determined by nanoseconds and microseconds . Speed is important to sophisticated market participants because it impacts the profitability of their innovative trading strategies.
Equally critical is the ability to outperform competitors during peak periods of market activity. These attributes require an agile and high-performing infrastructure that supports today’s best-execution software applications and addresses the enormous volumes and surges of market data associated with periods of high volatility.
Extreme High Frequency Trading Servers.
XENON has a strong track record of providing highly reliable 1U trading servers and low-latency solutions to leading HFT firms in global financial markets. These solutions are:
Designed specifically for low-latency trading and this is achieved by selecting best of breed components for our 1U HFT Servers Designed for maximum performance due to CPU and memory over-clocking Tested extensively for durability to ensure 24 x 7 operating time A scalable architecture with predictable performance that adjusts to meet business requirements Equipped to handle extremely volatile periods of market activity without downtime 24 x 7 Global Onsite Warranty Support.
To download XENON’s eXtreme HFT Servers datasheet please click on the following links:
• XENON HFT Servers & Low-latency Products.
description.
key features.
RADON SOLO 1U RX890i (4Cores)
Designed with leading edge technology this server features 4Cores running at up to 5.2GHz to help further reduce latency and propel information at incredible speeds.
Up to 5.2GHz with 4Cores Active Single Intel ® Core™ i7-7700K Increased performance boost Increased Expansion Remote Serial over LAN iKVM Management.
RADON SOLO 1U RX881i (4Cores)
Delivers unparalleled performance for High Frequency Trading requiring 4 processor cores running at up to 4.8GHz.
Up to 4.8GHz with 4Cores Active Single Intel ® Core™ i7-4790K 18% performance boost Integrated out of band IPMI management Redundant power & cooling.
RADON SOLO 1U RX981i (8Cores)
Ideal for applications requiring 8 processor cores running at up to 4.6GHz. Compact 1U form factor that enables customers to stack up to 40x servers in a standard 42U rack.
Up to 4.6GHz with 8Cores Active Single Intel ® Core™ i7-5960X Increased Expansion Redundant power & cooling.
RADON SOLO 1U RX981x (8Cores)
A new High Frequency Trading server designed for peak performance.
Up to 4.6GHz with 8Cores Active Single Intel ® Xeon™ E5-1680v3 Increased Expansion Redundant power & cooling.
RADON SOLO 1U RX982i (10Cores)
Designed to satisfy the critical performance, latency, and jitter requirements of the global finance, low-latency and HFT industry.
Up to 4.4GHz with 10Cores Active Single Intel ® Core™ i7-6950X 43% performance boost Integrated out of band IPMI management Redundant power & cooling.
RADON DUO 1U RX1882v3 (20Cores)
Leading-edge 1U server technology designed expressly to meet the low latency needs of HFT and FX traders. Equipped to accommodate all your needs when it comes to FPGA, GPUs and networking cards.
Up to 3.79GHz with 10Cores Active Dual Intel ® Xeon ® E5-2689v4 Up to 40% performance boost Support for NVMe SDD support Redundant power & cooling.
XENON Packet Capture Appliance.
XENON Packet Capture is a zero-packet loss real-time capture and storage solution for trading, MiFID II compliance, big data analysis, network performance monitoring, and data retention. With standard NICs, servers have trouble keeping up with 10GBE and 40GBE networks. Packets are inevitably lost making it impossible to conduct 100% accurate analysis and time-stamped storage.
XENON Packet Capture integrates both hardware and software for reliable time-stamped capture and storage of data from a variety of high-speed networks. Applications include troubleshooting, regulatory compliance, monitoring service level agreements, security analytics, network forensics, record keeping, performance monitoring and tuning.
XENON Packet Capture provides 100% lossless capture up to 40GbE coupled with an open architecture for third party applications and export to on-premise and cloud storage systems.
For more information please contact XENON.
XENON Packet Capture Appliance.
Solarflare Ethernet Solutions.
Solarflare offers customers the lowest latency networking solutions for electronic/high frequency trading and other financial services applications with its high-performance 10GbE server adapters and OpenOnload ® application acceleration middleware. These products enable customers to leverage their existing Ethernet and IP infrastructures while achieving the absolute lowest latency with no need to modify applications.
Click here for full product portfolio and specifications.
Arista Ethernet Solutions.
Arista’s award-winning platforms, ranging in Ethernet speeds from 10 to 100 gigabits per second, redefine scalability, agility and resilience. Arista has shipped more than five million cloud networking ports worldwide with CloudVision and EOS, an advanced network operating system. Committed to open standards, Arista is a founding member of the 25/50GbE consortium. Arista delivers the most efficient and best performing 10Gb Ethernet platforms.
The Arista High Frequency Trading Architecture can help clients increase their competitive advantage by:
Lowering the latency on trading applications Scalable and deterministic multicast messaging Partnering with industry leaders on the network interface, market data feed, and trading applications.
Click here for full product portfolio and specifications.
Metamako Switches.
MetaConnect’s high performance signal recovery and regeneration makes it possible to use a range of lower-cost third-party SFP/SFP+ modules (refer to our FAQ). You are not locked into a single supplier. MetaConnect’s state of the art signal integrity circuitry means that it can use almost any SFP/SFP+ including long-range multi-mode (LRM) as well as passive and active direct-attach copper cables, which can deliver significant cost savings.
Click here for full product portfolio and specifications.
Exablaze Ethernet Solutions.
Exablaze is a dedicated supplier of low latency switches and network interface cards. Exablaze’s portfolio consists of layer 2 switches (with the new Exalink Fusion) and Network Interface Cards (the ExaNIC range). All products are modular and up-gradable, hence securing your current and future technology investment.
Exablaze’s origins start from the financial market, more specifically the HFT market segment, an environment where latency demands are rigorous. Today Exablaze switches and NIC’s can be found in a variety of market segments that require low latency performance such as telecommunications, high performance computing, big data and cloud computing.
Click here for full product portfolio and specifications.
Mellanox Programmable Adapters.
Mellanox adapters and acceleration software deliver this performance on mainstream open source solutions and offer highly accurate sub-microsecond time synchronization, enabling financial firms to maximize their efficiency and return on investment.
Mellanox is the world’s leading provider of high speed Ethernet solutions, with 10/40GbE adapter cards, and now the first 25/50/100GbE adapter cards, and performance enhancing messaging accelerator software and is committed to ensuring that its solutions meet the highest standards of interoperability and openness.
Click here for full product portfolio and specifications.
MRV Communications - Multiplexing & DWDN Solutions.
MRV Communications is a global supplier of packet and optical solutions that power the world’s largest networks. Our products combine innovative hardware with intelligent software to make networks smarter, faster and more efficient. MRV Fiber Driver OMSP redefines ultra low-latency, high-capacity optical transport for high-frequency trading networks. Providing not only conventional solutions, Fiber Driver’s additional ultra low-latency solutions are exponentially faster and occupy less space and consume less power per gigabit than any other transport platform.
All these benefits come without forfeiting performance, link redundancy or advanced manageability. With unique, continuous performance monitoring metrics and built-in SLA assurance tools, MRV’s Fiber Driver sets the standard by offering high-performance and ultra low-latency in the same transport platform.
Clique aqui para obter mais informações.
Contact XENON for full product portfolio and specifications.
Spectracom Network Time Server.
SecureSync ® combines Spectracom’s precision master clock technology and secure network-centric approach with a compact modular hardware design in a 1RU chassis to bring you a powerful, scalable and flexible time server. It supports a wide variety of network synchronization and management protocols.
SecureSync is a security-hardened network appliance designed to meet rigorous network security standards and best practices. It ensures tamper-proof management and extensive logging. Robust network protocols are used to allow for easy but secure configuration.
Click here for complete product specifications.
IBM's OpenPOWER LC servers.
Get the flexibility you need for seamless datacenter and cloud integration while achieving new insights faster through acceleration. OpenPOWER servers are different by design – engineered at every level to be more powerful and open than anything else you can get. You don’t have to rip and replace your existing infrastructure to transform your business, just put your most data intensive analytics workloads on the servers that were born to run them.
Servers born to run data intensive analytic workloads:
Solve data-intensive business challenges.
Faster insights for data intensive deployments like supply chain optimization, agile asset management, fraud prevention and enterprise data management.
Drive datacenter efficiency.
Compatible with your existing datacenter and superior price-performance for data analytics workloads.
Speed up innovation.
Get the accelerated insights you need to disrupt your industry—without disrupting your business.
High Frequency Trading Solutions.
High-Frequency Trading (HFT) also known as Algorithmic Trading has become an important function within global financial markets. Trading volumes are on the rise and HFT is the largest contributor. Speed is the most important differentiator in HFT. Therefore, it is critical to establish the lowest possible latency between processing environments.
The demand for low-latency trading servers has increased tremendously since the advent of algorithmic trading. A competitive edge is now determined by nanoseconds and microseconds . Speed is important to sophisticated market participants because it impacts the profitability of their innovative trading strategies.
Equally critical is the ability to outperform competitors during peak periods of market activity. These attributes require an agile and high-performing infrastructure that supports today’s best-execution software applications and addresses the enormous volumes and surges of market data associated with periods of high volatility.
Extreme High Frequency Trading Servers.
XENON has a strong track record of providing highly reliable 1U trading servers and low-latency solutions to leading HFT firms in global financial markets. These solutions are:
Designed specifically for low-latency trading and this is achieved by selecting best of breed components for our 1U HFT Servers Designed for maximum performance due to CPU and memory over-clocking Tested extensively for durability to ensure 24 x 7 operating time A scalable architecture with predictable performance that adjusts to meet business requirements Equipped to handle extremely volatile periods of market activity without downtime 24 x 7 Global Onsite Warranty Support.
To download XENON’s eXtreme HFT Servers datasheet please click on the following links:
• XENON HFT Servers & Low-latency Products.
description.
key features.
RADON SOLO 1U RX890i (4Cores)
Designed with leading edge technology this server features 4Cores running at up to 5.2GHz to help further reduce latency and propel information at incredible speeds.
Up to 5.2GHz with 4Cores Active Single Intel ® Core™ i7-7700K Increased performance boost Increased Expansion Remote Serial over LAN iKVM Management.
RADON SOLO 1U RX881i (4Cores)
Delivers unparalleled performance for High Frequency Trading requiring 4 processor cores running at up to 4.8GHz.
Up to 4.8GHz with 4Cores Active Single Intel ® Core™ i7-4790K 18% performance boost Integrated out of band IPMI management Redundant power & cooling.
RADON SOLO 1U RX981i (8Cores)
Ideal for applications requiring 8 processor cores running at up to 4.6GHz. Compact 1U form factor that enables customers to stack up to 40x servers in a standard 42U rack.
Up to 4.6GHz with 8Cores Active Single Intel ® Core™ i7-5960X Increased Expansion Redundant power & cooling.
RADON SOLO 1U RX981x (8Cores)
A new High Frequency Trading server designed for peak performance.
Up to 4.6GHz with 8Cores Active Single Intel ® Xeon™ E5-1680v3 Increased Expansion Redundant power & cooling.
RADON SOLO 1U RX982i (10Cores)
Designed to satisfy the critical performance, latency, and jitter requirements of the global finance, low-latency and HFT industry.
Up to 4.4GHz with 10Cores Active Single Intel ® Core™ i7-6950X 43% performance boost Integrated out of band IPMI management Redundant power & cooling.
RADON DUO 1U RX1882v3 (20Cores)
Leading-edge 1U server technology designed expressly to meet the low latency needs of HFT and FX traders. Equipped to accommodate all your needs when it comes to FPGA, GPUs and networking cards.
Up to 3.79GHz with 10Cores Active Dual Intel ® Xeon ® E5-2689v4 Up to 40% performance boost Support for NVMe SDD support Redundant power & cooling.
XENON Packet Capture Appliance.
XENON Packet Capture is a zero-packet loss real-time capture and storage solution for trading, MiFID II compliance, big data analysis, network performance monitoring, and data retention. With standard NICs, servers have trouble keeping up with 10GBE and 40GBE networks. Packets are inevitably lost making it impossible to conduct 100% accurate analysis and time-stamped storage.
XENON Packet Capture integrates both hardware and software for reliable time-stamped capture and storage of data from a variety of high-speed networks. Applications include troubleshooting, regulatory compliance, monitoring service level agreements, security analytics, network forensics, record keeping, performance monitoring and tuning.
XENON Packet Capture provides 100% lossless capture up to 40GbE coupled with an open architecture for third party applications and export to on-premise and cloud storage systems.
For more information please contact XENON.
XENON Packet Capture Appliance.
Solarflare Ethernet Solutions.
Solarflare offers customers the lowest latency networking solutions for electronic/high frequency trading and other financial services applications with its high-performance 10GbE server adapters and OpenOnload ® application acceleration middleware. These products enable customers to leverage their existing Ethernet and IP infrastructures while achieving the absolute lowest latency with no need to modify applications.
Click here for full product portfolio and specifications.
Arista Ethernet Solutions.
Arista’s award-winning platforms, ranging in Ethernet speeds from 10 to 100 gigabits per second, redefine scalability, agility and resilience. Arista has shipped more than five million cloud networking ports worldwide with CloudVision and EOS, an advanced network operating system. Committed to open standards, Arista is a founding member of the 25/50GbE consortium. Arista delivers the most efficient and best performing 10Gb Ethernet platforms.
The Arista High Frequency Trading Architecture can help clients increase their competitive advantage by:
Lowering the latency on trading applications Scalable and deterministic multicast messaging Partnering with industry leaders on the network interface, market data feed, and trading applications.
Click here for full product portfolio and specifications.
Metamako Switches.
MetaConnect’s high performance signal recovery and regeneration makes it possible to use a range of lower-cost third-party SFP/SFP+ modules (refer to our FAQ). You are not locked into a single supplier. MetaConnect’s state of the art signal integrity circuitry means that it can use almost any SFP/SFP+ including long-range multi-mode (LRM) as well as passive and active direct-attach copper cables, which can deliver significant cost savings.
Click here for full product portfolio and specifications.
Exablaze Ethernet Solutions.
Exablaze is a dedicated supplier of low latency switches and network interface cards. Exablaze’s portfolio consists of layer 2 switches (with the new Exalink Fusion) and Network Interface Cards (the ExaNIC range). All products are modular and up-gradable, hence securing your current and future technology investment.
Exablaze’s origins start from the financial market, more specifically the HFT market segment, an environment where latency demands are rigorous. Today Exablaze switches and NIC’s can be found in a variety of market segments that require low latency performance such as telecommunications, high performance computing, big data and cloud computing.
Click here for full product portfolio and specifications.
Mellanox Programmable Adapters.
Mellanox adapters and acceleration software deliver this performance on mainstream open source solutions and offer highly accurate sub-microsecond time synchronization, enabling financial firms to maximize their efficiency and return on investment.
Mellanox is the world’s leading provider of high speed Ethernet solutions, with 10/40GbE adapter cards, and now the first 25/50/100GbE adapter cards, and performance enhancing messaging accelerator software and is committed to ensuring that its solutions meet the highest standards of interoperability and openness.
Click here for full product portfolio and specifications.
MRV Communications - Multiplexing & DWDN Solutions.
MRV Communications is a global supplier of packet and optical solutions that power the world’s largest networks. Our products combine innovative hardware with intelligent software to make networks smarter, faster and more efficient. MRV Fiber Driver OMSP redefines ultra low-latency, high-capacity optical transport for high-frequency trading networks. Providing not only conventional solutions, Fiber Driver’s additional ultra low-latency solutions are exponentially faster and occupy less space and consume less power per gigabit than any other transport platform.
All these benefits come without forfeiting performance, link redundancy or advanced manageability. With unique, continuous performance monitoring metrics and built-in SLA assurance tools, MRV’s Fiber Driver sets the standard by offering high-performance and ultra low-latency in the same transport platform.
Clique aqui para obter mais informações.
Contact XENON for full product portfolio and specifications.
Spectracom Network Time Server.
SecureSync ® combines Spectracom’s precision master clock technology and secure network-centric approach with a compact modular hardware design in a 1RU chassis to bring you a powerful, scalable and flexible time server. It supports a wide variety of network synchronization and management protocols.
SecureSync is a security-hardened network appliance designed to meet rigorous network security standards and best practices. It ensures tamper-proof management and extensive logging. Robust network protocols are used to allow for easy but secure configuration.
Click here for complete product specifications.
IBM's OpenPOWER LC servers.
Get the flexibility you need for seamless datacenter and cloud integration while achieving new insights faster through acceleration. OpenPOWER servers are different by design – engineered at every level to be more powerful and open than anything else you can get. You don’t have to rip and replace your existing infrastructure to transform your business, just put your most data intensive analytics workloads on the servers that were born to run them.
Servers born to run data intensive analytic workloads:
Solve data-intensive business challenges.
Faster insights for data intensive deployments like supply chain optimization, agile asset management, fraud prevention and enterprise data management.
Drive datacenter efficiency.
Compatible with your existing datacenter and superior price-performance for data analytics workloads.
Speed up innovation.
Get the accelerated insights you need to disrupt your industry—without disrupting your business.
Comments
Post a Comment